RTL Design of Credit- and Deadline-Aware Flow Control for a Shallow-Buffer Die-to-Die Link under Tiled GEMM Traffic

Thiết kế RTL bộ điều khiển luồng dữ liệu theo credit và hạn chót cho liên kết giữa hai die có bộ đệm nhỏ, phục vụ phép nhân ma trận chia khối

Thành viên:

Trương Hải Minh – MSSV 24100706

Trần Anh Tuấn – MSSV 24101026

Nguyễn Trường Sinh – MSSV 24101451


Khoa Điện – Điện tử, Ngành Thiết kế vi mạch, khóa K18

1 Mục tiêu

Chip trí tuệ nhân tạo hiện nay thường gồm nhiều die ghép lại. Ở đề tài này, một die giữ dữ liệu ma trận và die còn lại tính phép nhân ma trận. Dữ liệu được chia thành các khối. Mỗi khối phải tới die tính toán trước hạn D_k. Nếu không, phần tính toán phải dừng chờ.

Liên kết giữa hai die truyền một flit mỗi chu kỳ. Phía nhận chỉ có ít ô trống. Bên gửi chỉ được gửi khi bên nhận còn chỗ. Đó là cơ chế credit. Liên kết còn dùng chung với lưu lượng khác, ví dụ một dòng Compute Express Link (CXL). Nếu gửi theo thứ tự đến trước, dữ liệu gấp có thể kẹt sau dữ liệu không gấp và trễ hạn.

Mục tiêu là một mạch Verilog cho đúng một hop. Bộ lập lịch chọn bản ghi có điểm 48 bit nhỏ hơn. Cổng credit chỉ cho gửi khi đế nhận còn ô trống. Kỳ vọng là ít tile trễ hạn hơn khi bộ đệm nông. Giữa các cách chọn, chỉ khối tính điểm thay đổi.



Hình 1: Sơ đồ tổng quan liên kết die-to-die.

2 Nội dung: năm cách chọn gói để gửi

Năm cách điền cùng một từ điểm. Cách được chọn lúc xây mạch. Không có chân đổi chính sách khi mạch đang chạy.

1. Đến trước, gửi trước. Điền theo số thứ tự. Đây là mốc.
2. Hạn sớm nhất. Điền hạn D_k, rồi số thứ tự. Đây là mốc.
3. Còn ít flit nhất. Điền số flit còn lại, rồi số thứ tự.
4. Nhiều nơi dùng nhất. Panel A đứng trước panel B, số consumer lớn hơn đứng trước, rồi số flit còn lại.
5. Còn nhiều flit nhất. Đảo số flit còn lại, rồi số thứ tự.

3 Kết quả đã đạt

- Hoàn thành kiến trúc phần cứng toàn bộ đường truyền.
- Đã kiểm tra khối lập lịch bằng mô phỏng: chọn đúng gói trong mọi trường hợp thử, kể cả điểm bằng nhau, giá trị biên và 1000 bộ dữ liệu ngẫu nhiên.
- Các phiên bản cố ý cài lỗi đều bị phát hiện.
- Chưa có số đo hiệu năng.

4 Hướng phát triển

- Đối chiếu từng chu kỳ giữa phần cứng và mô hình tham chiếu bằng Python.
- Đo tỉ lệ tile trễ hạn và băng thông hữu ích của 5 cách khi tăng dần lưu lượng khác.
- Đo diện tích, tốc độ, công suất phần cứng.
- Thử với bộ đệm nhỏ hơn và lưu lượng thực tế.

5 Kết quả mong muốn

- Phần cứng đúng, không mất dữ liệu, không tràn bộ đệm.
- Ba cách kết hợp có ít tile trễ hạn hơn hai cách mốc mà vẫn giữ băng thông.
- Chi phí phần cứng gần bằng hai cách mốc (Đến trước, gửi trước và hạn sớm nhất .